(图片来源: AMD)

近日，通过百度上的X的HXL渠道，AMD下一代基于Zen 6的服务器产品规格已浮出水面。据悉，作为当前都灵服务器系列的接班人，威尼斯将采用Zen 6c架构设计，核心数高达256个，配备1GB总L3缓存，且未搭载额外的3D缓存芯片。对于这些细节，我们应持谨慎态度，毕竟产品发布可能还需一年或更长时间。

目前，AMD的Zen 5系列服务器EPYC 9005 CPU（代号都灵）已投入市场，它使用SP5插槽，与Zen 4核心的EPYC 9004（热那亚）相似，采用了类似Arm big.LITTLE的设计理念。AMD还推出了核心更为密集的Zen 4c/5c CPU，都灵系列最多可达192核心/384线程。同时，AMD还提供了成本效益更高的SP6插槽，目前支持EPYC 8004（锡耶纳）产品，最多配备64个Zen 4c核心，据传还将兼容基于Zen 5的EPYC 8005（索拉诺）系列。

据传言，AMD将为其下一代服务器产品推出新的SP7和SP8插槽，分别接替SP5和SP6。更大的SP7平台预计将搭载EPYC 9006（威尼斯）CPU，这些CPU据称最多配备256个Zen 6c核心，分布在八个计算核心芯片（CCD）上。这意味着每个Zen 6c CCD拥有32核心，并配备了128MB的L3缓存，为256核心芯片提供总计1GB的L3缓存（128MB x 8）。

虽然SP7上基于标准Zen 6的威尼斯CPU的最高核心数尚未明确，但泄露信息表明CCD设计有了重大更新。每个Zen 6 CCD据称搭载12个核心和48MB的L3缓存，自Zen 2以来，这比8个核心和32MB有了显著提升。

成本较低的SP8平台据称将支持四个32核心的Zen 6c CCD，提供128个核心和512MB的总L3缓存，这相比锡耶纳有了显著提升，甚至可能超越索拉诺。SP8上的标准Zen 6选项预计提供96个核心（八个12核心芯片）和384MB的L3缓存。核心密度的这一显著提升，可能是采用台积电2nm（N2）工艺节点的直接结果。尽管未详细说明，但我们可以期待I/O能力也有类似提升，包括更多内存通道和增加的PCIe通道数。

鉴于英特尔即将推出的Diamond Rapids和Clearwater Forest（均为Xeon处理器），预计将成为近年来最复杂和先进的设计之一，因此AMD追求更多核心和更大缓存的理由显而易见。同样，AMD预计也将在Zen 6上与台积电合作，采用先进的封装选项，可能会使用硅中介层（台积电的CoWoS-S）或硅桥（台积电的InFO_LSI或CoWoS-L）来连接其CCD和IOD。按照每两代之间典型的两年节奏，我们可以预计第一批基于Zen 6的产品将于2026年下半年面世。

关注Tom's Hardware的Google News频道，获取我们的最新新闻、分析和评测。别忘了点击关注按钮哦！