搜索
杭州电子科技大学在人工智能领域顶会IJCAI’25上发表芯片安全设计研究成果
1 天前
杭州电子科技大学微电子研究院芯片与安全实验室（CSL）硕士生范舫豪，在导师夏莹杰教授的悉心指导下，携手浙江大学、中南大学等科研团队，共同取得了一项重要研究成果。该成果名为“SecV: LLM-based Secure Verilog Generation with Clue-Guided Exploration on Hardware-CWE Knowledge Graph”，已被人工智能领域的顶级会议International Joint Conference on Artificial Intelligence（IJCAI）录用。该会议是CCF-A类会议，具有极高的学术影响力。 此研究聚焦于安全Verilog代码的自动生成问题，针对当前基于大语言模型（LLM）的Verilog生成技术在安全知识方面的不足，创新性地提出了融合硬件安全知识图谱与线索引导推理的SecV框架。实验表明，该框架能显著提升生成代码的安全性，为芯片的安全设计提供了有力的技术支撑。
