2026年，光芯片产业正在迎来新一轮发展热潮。

最近，全球半导体巨头动作频频。

10月中旬，英特尔在OCP全球峰会上展示了硅光子技术的最新进展，重点推进InP激光器与300毫米硅光晶圆的集成；三星也在加快脚步，计划于2027年推出硅光代工服务；联电则宣布追加约32亿美元资本支出，将硅光子列为重点扩产方向之一。

另一边，Tower Semiconductor已经拿到了实实在在的订单。今年5月，Tower宣布签下对应2027年13亿美元收入的硅光客户合同，9月又宣布800G至1.6T激光集成光芯片开始大批量出货。

不只是芯片制造端热闹，应用端也开始有了动静。今年以来，英伟达Spectrum-X CPO交换机、博通51.2T Bailly CPO交换机相继进入有限规模出货阶段，意味着此前备受关注的共封装光学技术，正在逐步走出实验室，进入实际商业应用。

原本分处半导体产业链不同环节的巨头，正在光芯片领域加速汇合。光芯片的战略价值，也正逐渐从传统的数据传输器件，向影响AI计算系统架构、能耗乃至未来扩展方式的关键技术演进。

光芯片走向舞台中央

要理解这一轮光芯片热潮，首先需要厘清一个概念：当前英特尔、三星、台积电等厂商重点布局的，并非直接利用光子完成神经网络计算的“光计算芯片”，而是利用光信号传输数据的光子集成电路（PIC）和光互连芯片。

两者虽然都属于光子技术，但商业化路径截然不同。前者希望改变计算方式，后者则着眼于解决一个更加现实的问题：当AI芯片越来越强大，如何让它们之间的数据交换跟上计算速度？

过去几十年，半导体行业不断通过提高晶体管密度、扩展芯片面积和增加计算单元来提升性能。然而，随着AI集群从数千颗加速器向更大规模扩张，计算能力的增长开始受到通信能力的制约。

这也是为什么近年来，英伟达不仅持续提升GPU性能，还在大力扩展NVLink网络，而HBM和先进封装也被推到了产业竞争的前沿。它们本质上都在解决同一类问题：如何让数据以更高的效率抵达需要它们的计算单元。

但这些技术并不能彻底解决所有数据传输问题。

在芯片内部以及极短距离的芯片间连接中，电互连凭借成熟的工艺、低成本和较高的集成密度，仍然拥有明显优势。然而，当传输速率不断提升，尤其是单通道速率从100Gbps向200Gbps、400Gbps演进时，铜互连的插入损耗、信号完整性和功耗问题开始变得更加突出。

为了维持高速信号质量，系统必须投入更多的均衡、重定时和信号驱动资源。这些辅助电路不仅消耗额外功率，也会增加延迟、面积和系统设计复杂度。

相比之下，光信号在长距离传输时具有较低的传播损耗，并且可以通过波分复用（WDM），让不同波长的光在同一根光纤中并行传输数据。

2026年8月，发表于《Nature Electronics》的一篇综述专门讨论了这一趋势。研究指出，电互连正面临电阻损耗、容性负载和频率相关失真等制约，而光计算互连有望在带宽、能耗和信号完整性方面提供新的发展空间。

问题在于，光并不天然比电更经济。

光互连必须完成电光转换与光电转换，需要激光器、调制器、光探测器以及相应的电子驱动和接收电路。如果连接距离足够短，光电转换本身带来的功耗与成本，完全可能超过使用光纤所节省的开销。

因此，光芯片的价值不在于全面替代铜互连，而在于找到一个临界点：当带宽、距离和功耗达到一定规模后，光互连的综合收益开始超过电互连。

一个直观的变化，就是光电转换的位置正在不断靠近计算芯片。

光互连架构的演进方向的简化示意，非等比例工程结构。灰色为计算/交换芯片，青色为光引擎，金色为短距离电连接，青色线为光连接。NPO和CPO的具体结构因厂商而异。

传统可插拔光模块被安装在交换机面板上，高速电信号需要从交换芯片经过封装、PCB走线抵达模块。而NPO和CPO则通过缩短这段高频电连接，降低信号损耗和电接口功耗。

如果说传统光通信解决的是数据中心设备之间如何通信，那么CPO正在尝试进一步解决芯片封装乃至多机架计算系统之间如何高效通信。由此，光芯片开始进入半导体制造和先进封装的核心竞争领域。

英特尔、三星、台积电，正在争夺不同的产业入口

尽管都将硅光子技术视为未来的重要方向，但仔细研究英特尔、三星和台积电的布局可以发现，三家公司的技术积累、切入位置与商业目标存在明显差异。

英特尔：试图解决光芯片最基础的光源问题

英特尔并不是这场竞争的新玩家。

早在20多年前，英特尔便开始投入硅光子技术研发。根据其官方披露的数据，自2016年以来，公司已经出货超过800万颗光子集成电路，以及集成在这些芯片上的3200多万个激光器。因此，与许多仍处于研发或样品验证阶段的厂商相比，英特尔已经拥有一定规模的硅光制造经验和光源可靠性积累。

硅光技术长期面临一个基础难题：硅非常适合制造波导、调制器及其他光学结构，却不是高效发光材料。要在硅光芯片上产生激光，通常需要引入磷化铟等Ⅲ-Ⅴ族化合物半导体，或者通过外部激光源向芯片供光。

英特尔选择的主要方向之一，是利用异质材料集成，将InP材料与硅光子晶圆结合，再通过晶圆级工艺制造激光器结构。

在2026年OCP峰会上，英特尔进一步强调，其具备面向300毫米硅晶圆制造InP集成光源的能力，意在借助大尺寸硅晶圆工艺的规模化优势，降低光源制造及集成的复杂度。这里需要强调的是，这并不是在300毫米纯InP晶圆上制造激光器，而是将InP材料集成到300毫米硅光子制造平台中。两者在材料工艺和商业化意义上存在明显区别。

英特尔希望借此解决两个关键问题：一是减少外部激光器与光芯片之间的精密光学耦合环节，二是将激光器制造、测试和老化筛选更多地纳入晶圆级流程，从而提高规模制造的一致性。

其最新的光计算互连（Optical Compute Interconnect，OCI）Chiplet方案，也体现了这一方向。该方案将包含片上激光器的PIC与先进CMOS电子芯片结合，第一代双向带宽为4Tbps，目标是与CPU、GPU等计算芯片共封装，且无需单独的外部激光光源。

英特尔真正的优势，可能并不只是制造更快的光芯片，而是尝试将硅光器件和集成光源变成能够批量生产、可进行晶圆级筛选的标准化半导体产品。

但集成光源同样有代价。激光器进入高功耗计算芯片附近后，将面对更复杂的热环境，同时也失去了外部光源易于单独更换的部分优势。因此，片上激光并非所有CPO系统的必然选择。

对英特尔来说，其最大挑战是如何将长期积累的技术能力，进一步转化为可规模交付的光互连产品和代工业务，而不能只停留在技术验证阶段。

三星：将光芯片纳入存储、逻辑和封装一体化战略

与英特尔不同，三星的切入点更偏向完整的半导体制造与封装体系。

2026年3月，三星在OFC会议上正式展示硅光代工业务路线，宣布已具备包括工艺设计套件（PDK）在内的初步生产准备能力，并计划以300毫米晶圆制造PIC。其后续路线包括2027年导入热压键合光引擎、2028年升级混合铜键合技术，并在2029年规划完整的CPO交钥匙服务。

三星提出的光电集成路线，目标是将PIC、EIC与交换芯片进一步整合，并最终拓展至GPU、XPU及HBM共同封装的计算系统。

到了9月，三星进一步加大光电测试能力建设。据《The Elec》报道，公司正在使用FormFactor和MPI的探针测试设备对PIC晶圆进行内部评估，希望在2026年底完成相关验证工作。

三星的另一个重要筹码，是存储业务。

在传统AI加速器产业链中，先进逻辑芯片、HBM和先进封装往往涉及不同企业协作。而三星拥有存储、逻辑晶圆代工和封装技术组合，可以尝试提供集成程度更高的制造解决方案。从商业战略看，三星押注的是一个潜在变化：未来AI芯片客户采购的可能不再只是先进制程晶圆，而是包含逻辑、存储、光电互连和封装的综合制造服务。

如果这一方向成立，三星有机会以硅光技术补齐其AI半导体一体化服务中的一个重要环节。不过，这仍然取决于外部客户能否实际采用其制造平台。拥有多种制造能力，并不自动等于能够提供具有竞争力的系统级产品。

台积电：把光芯片变成先进封装的一部分

相较于英特尔和三星，台积电的路线更直接：通过成熟的晶圆代工和先进封装生态，将光子芯片作为新的异构集成单元。

台积电此前已建立65纳米硅光工艺平台，并开发将电子集成电路与光子集成电路三维堆叠的技术。

2026年4月，台积电在北美技术研讨会上宣布，其Compact Universal Photonic Engine（COUPE）技术将迎来重要节点：采用基板上COUPE光引擎的共封装光学方案计划于2026年开始生产。台积电称，与位于电路板上的可插拔方案相比，其共封装架构可使功率效率提升约2倍、延迟降低约10倍。

台积电的优势，在于可以将COUPE与现有3DFabric先进封装体系协同发展。

过去，先进封装的核心任务是将逻辑芯片与HBM连接起来，提高封装内的数据交换效率。如今，如果光引擎也进入这一体系，封装的功能就不再局限于连接同一个封装内的芯片，还将承担部分向外部计算节点输出高速数据的任务。随着光电互连进入先进封装体系，光芯片制造能力与封装能力之间的竞争界限正在变得模糊。

对台积电来说，光芯片未必需要像先进逻辑芯片一样使用最领先的制程。即便采用相对成熟的硅光工艺，只要能够与先进CMOS、3D堆叠和高密度封装共同集成，仍然可以形成较高的系统价值。

未来的产业竞争，不一定是英特尔与三星、台积电之间单纯的硅光晶圆制造竞争，而可能是不同企业围绕光引擎、电子芯片、光源、光纤接口和先进封装能力，构建完整生态系统的竞争。

这也是为什么格芯（GlobalFoundries）同样加大了投入。2026年7月29日，格芯宣布与美国商务部签署意向书，预计获得3亿美元《芯片法案》研发资金，用于推进新型硅光材料、晶圆技术和先进封装研发，重点涉及NPO与CPO。

由此不难看出，硅光竞争不仅是一场器件创新，也开始成为晶圆代工厂争夺未来高性能计算业务的重要延伸。

联电与Tower：光芯片进入产能争夺战

随着硅光技术加速商业化，传统晶圆代工厂也开始加大投入。与英特尔、三星和台积电重点布局光电集成与先进封装不同，联电和Tower Semiconductor正依托成熟制程、特色工艺和规模化制造能力，争夺快速增长的光芯片代工市场。

10月28日，联电宣布追加约32亿美元资本支出预算，加快硅光子、先进封装等新兴业务的产能建设。按照规划，公司计划将硅光子月产能扩充至约1.8万片晶圆，同时建设每月约2万片的薄膜铌酸锂（TFLN）调制器产能，相关新产能预计2028年底开始爬坡，并于2030年达到规划规模。

联电的布局已取得初步商业进展。今年7月，联电与新加坡SILITH Technology宣布，双方合作开发的硅光芯片已在联电新加坡12英寸晶圆厂实现首批量产晶圆交付，主要面向1.6T高速光互连应用。与此同时，联电正推进单通道400G硅光技术，并通过与HyperLight等企业合作布局TFLN制造平台，进一步提升高速光调制能力。

相比联电的大规模扩产，另一家特色工艺晶圆代工厂Tower Semiconductor，已经拿出了更为直接的商业化成绩。

今年5月，Tower宣布与主要客户签订对应2027年13亿美元硅光业务收入的合同，并获得2.9亿美元客户预付款，用于提前锁定制造产能。公司还透露，2028年的合同晶圆需求承诺规模进一步扩大，活跃硅光客户数量已经超过50家。

在产品方面，Tower今年6月宣布与Marvell合作生产的相干光子集成电路累计出货超过500万颗。9月，Tower又与NewPhotonics宣布，基于PH18DA平台开发的800G至1.6T激光集成光芯片已开始大批量出货，并计划于2027年上半年量产面向6.4T近封装光学（NPO）的相关产品。

这一平台的重要突破，在于通过异质集成技术，将磷化铟（InP）激光器、光放大器、调制器和光探测器集成到单颗光子芯片中，有望减少分立光学器件带来的组装复杂度，提高集成密度和制造一致性。

为满足未来需求，Tower也在加快扩产。今年7月，公司宣布在日本扩建300毫米硅光、硅锗（SiGe）及先进封装产能，相关项目规划净投资约30亿美元，另有约10亿美元政府补助，第一阶段预计2027年第四季度具备全面生产准备条件。

将两家企业的布局放在一起，可以发现一个值得关注的变化：光芯片正在为成熟制程和特色工艺晶圆代工厂打开新的AI市场。

与CPU、GPU高度依赖先进逻辑制程不同，硅光芯片的竞争力更多取决于光学损耗、调制带宽、材料集成、制造良率及光电封装能力。因此，即使不掌握最先进的晶体管制造工艺，联电、Tower这样的晶圆代工厂，同样有机会在AI基础设施产业链中占据重要位置。

英伟达与博通，正在将光互连推向下一阶段

2026年，CPO技术迎来了商业化进程中的关键转折。随着英伟达、博通开始推动相关产品落地，光互连正逐步从技术验证走向实际数据中心部署。

根据TrendForce 7月发布的研究，英伟达已经向部分合作伙伴出货Spectrum-X CPO交换机，而博通51.2Tbps Bailly CPO交换机也进入了有限规模的商业供应阶段。两家公司的共同目标，是将原本位于设备外部的光电转换功能，进一步整合进网络交换系统。

博通的Bailly采用八个6.4Tbps硅光引擎，与Tomahawk 5交换芯片共同封装。按照博通公布的比较结果，相关光互连功耗比传统可插拔方案降低约70%。

博通 Bailly 51.2T：由八个6.4T光引擎与交换ASIC集成

英伟达则通过Spectrum-X Ethernet Photonics，将CPO引入其AI网络平台。其SN6800方案的总交换带宽达到409.6Tbps，反映出光互连正在成为高带宽交换系统的重要组成部分。

英伟达 Spectrum-X Photonics，面向AI数据中心的CPO交换平台

而就在2026年10月，英伟达又向前迈出了一步。

10月13日，在SEMICON West 2026上，英伟达首席研究科学家Nikola Nedovic介绍了新一代光电集成研究，其中一项重要方向是Optics-on-Interposer（OOI），即将光引擎直接放置在中介层上。

与当前将光引擎安装在封装基板上的CPO不同，OOI进一步缩短了光引擎与计算芯片之间的电连接距离，试图利用中介层更高密度的互连能力改善带宽密度与能效。

与此同时，英伟达还在探索密集波分复用（DWDM），通过多波长并行传输，减少单个电接口必须承担的传输压力。其展示的相关研究包括八个波长、每波长最高32Gbps的方案。

英伟达的技术演进实际上揭示了整个行业的下一步方向。第一阶段，是利用CPO改造网络交换机；第二阶段，则是让光引擎进一步靠近GPU、CPU及其他计算芯片，使光互连进入更大规模的计算域。

在当前AI数据中心中，Scale-out网络主要负责不同计算节点之间的通信，而Scale-up互连则试图把更多加速器组织成一个紧密协作的计算系统。前者已经广泛使用光通信，但后者长期依赖铜互连，原因之一就在于其对延迟、成本、连接密度和协议性能的要求更高。然而，随着单个计算域向多机架扩展，铜互连的有效传输距离和功耗问题将更加明显。光互连因此有机会进入过去主要由电信号承担的计算连接场景。

围绕这一方向，Lightmatter、Ayar Labs等企业也正在加快推进。

2026年10月12日，Lightmatter与合作伙伴展示了204.8Tbps CPO交换机托盘生产验证系统，同时展示了包含四颗加速器、具备102.4Tbps汇总Scale-up光互连带宽的计算托盘概念验证系统。

另一家硅光创业公司Ayar Labs，则在9月宣布将2026年获得的融资扩大至6.5亿美元，资金将主要用于提升产品开发、制造体系和规模化生产准备能力，其战略投资者包括AMD、英特尔和英伟达等企业。

可以看到，行业正在形成两条并行路线：一方面，英伟达和博通以现有交换芯片平台带动CPO商业化；另一方面，光电芯片公司和先进封装企业正在尝试将光互连引入CPU、GPU等计算芯片周边。

真正具有颠覆性意义的，可能是后者。当光互连能够以足够低的成本、功耗和延迟连接多个机架时，计算系统就有机会摆脱部分由铜连接距离形成的物理限制，重新定义单个高性能计算域的边界。

写在最后

回看2026年光芯片领域的一系列进展，英特尔推动InP集成光源与硅光制造平台，三星试图将光芯片纳入存储、逻辑和先进封装体系，台积电借助COUPE完善异构集成能力，而英伟达、博通则率先推动CPO进入实际网络设备。

这些种种举动，都在暗示：AI算力的发展，正在让数据传输能力成为与计算能力同样重要的系统设计变量。

而随着半导体巨头加速进入硅光市场，光通信产业链也在面临新的分工变化。

过去，数据中心光通信主要围绕光模块、光芯片、光器件和光纤系统展开，光模块企业是重要的系统集成者。但随着CPO将光引擎向交换芯片乃至计算芯片的封装内部移动，部分原本由独立光模块承担的功能开始进入半导体制造和封装体系。

未来，一颗高性能AI芯片或网络交换芯片的开发，可能需要在架构设计阶段就同时考虑电子芯片、光芯片、激光光源、光纤接口和封装材料。光芯片设计企业不再只需要考虑如何制造低损耗的调制器和探测器，还必须与电子芯片设计、先进封装以及光电测试厂商进行深度协作。

这一过程，也可能重新分配产业链价值。