【头条】或用4nm工艺!小米玄戒O1来了,十年造芯里程碑；华天科技力学仿真,树立封装行业“设计即可靠”新标杆；英特尔代工力争超越三星 - 芯片

7 x 24跟踪全球科技动态

热门话题

白天

搜索

资讯

【头条】或用4nm工艺!小米玄戒O1来了,十年造芯里程碑；华天科技力学仿真,树立封装行业“设计即可靠”新标杆；英特尔代工力争超越三星

1 天前 / 阅读约44分钟

来源：集微网

1.AI支出上升，微软大规模裁员！对程序员打击最大

2.华天科技力学仿真，树立封装行业“设计即可靠”新标杆

3.vivo启动校园招聘“蓝极星计划” 招募芯片、AI大模型、XR等领域顶尖人才

4.3D-IC竞争白热化！谁将称霸下一代芯片？

5.小米十年造芯路迎里程碑之作！雷军官宣手机SoC芯片玄戒O1，或采用4nm工艺

6.阿联酋与特朗普签署协议，将建设美国境外最大AI园区

7.1.8nm工艺成关键：英特尔力争在芯片代工领域超越三星，台积电或将助其一臂之力

1.AI支出上升，微软大规模裁员！对程序员打击最大

微软公司近期宣布的裁员对公司产品开发人员的打击最为严重，这表明在人工智能（AI）时代，即使是软件开发人员也面临风险。

据查阅的华盛顿州文件显示，在微软总部所在地华盛顿州，软件工程是迄今为止收到裁员通知的最大的单一工种，占裁员总数（约2000个）的40%以上，人数为817人。

微软近期宣布，将在全公司范围内裁员约6000人。华盛顿州的数据约占总数的三分之一。

随着微软及其竞争对手在AI领域投入巨资，他们正在仔细审查成本并重新调整预算优先级。最近几周，微软高管承诺在巨额数据中心建设投资中控制支出。

与此同时，能够编写或分析代码的AI工具正在自动化软件开发的各个环节，而这些环节此前通常由工程师在键盘上敲打完成。微软CEO萨蒂亚·纳德拉 (Satya Nadella) 今年4月表示，目前部分项目多达30%的代码是由AI编写的。

多家科技公司正在重塑其员工队伍，专注于AI。今年早些时候，Salesforce计划裁员1000多人，以招聘专注于AI的销售人员，尤其是在销售领域。Salesforce CEO Marc Benioff还表示，由于AI的使用，公司将在2025年减少工程师的招聘。Workday今年2月宣布裁员时，CEO Carl Eschenbach表示，将继续在AI等战略领域招聘。

除了软件工程师之外，许多受影响最严重的微软员工都负责软件项目。产品管理和技术项目管理岗位加起来占华盛顿州裁员人数的近600人，约占裁员总数的30%。

据知情人士透露，此次裁员还针对一些负责AI项目的管理人员和员工。数据显示，销售或市场营销等面向客户的职位受影响较小。

微软表示，此次裁员旨在减少管理层级。但目前尚不清楚实际裁员幅度。在华盛顿被裁的员工中，约有17%是管理人员。根据提交给美国平等就业机会委员会的一份劳动力报告，到2023年底，微软在整个运营部门雇用的管理人员比例大致相同。

2.华天科技力学仿真，树立封装行业“设计即可靠”新标杆

在AI、智能驾驶、5G通信等新兴技术的强势驱动下，半导体封装行业正站在技术变革的风口浪尖。芯片尺寸的持续增加、互连密度的显著攀升，使得封装结构日益复杂，产品可靠性面临着前所未有的严苛考验。现代设计方法表明：产品设计决定75%的产品成本。潜在问题越早得到解决，设计、制造成本与周期的降低效果越明显。在芯片设计公司面临日益增长的缩短开发周期、加快产品上市挑战，以及各类先进封装技术创新趋势下，仿真分析在封装设计阶段就应该进行，甚至前移到概念设计阶段的观念越来越深入人心。

通常，一个封装系统要同时进行电、热、应力、模流等多方位的仿真分析，其中，热机械应力所诱发的翘曲、分层、bump crack、ELK crack及trace crack等力学失效问题，已然成为左右产品良率的关键因素，工程师们迫切寻求高效且经济的创新解决方案，力学仿真技术正成为破解可靠性难题的“金钥匙”。依托业界领先的CAE平台，工程师得以在数字化环境中，实现从材料筛选、结构设计到工艺参数验证的全流程优化，有效提升产品的可靠性指标。这种基于虚拟验证的开发策略显著提升了研发效率，在确保产品力学性能达标的同时，大幅降低了开发成本和周期，为封装产品实现量产提供了坚实的技术保障。

从定性到定量：封装力学仿真重塑可靠性设计范式

作为国内少数拥有全流程仿真能力及独立仿真团队的封测企业之一，华天科技依托14年的技术积淀，构建了覆盖力学、热学、电学及模流分析的多物理场仿真体系。基于丰富的工程实践经验，其“仿真即服务”模式已在FCBGA、SiP等高端封装领域实现商业化突破，帮助客户提升产品良率，创造了可观的经济效益。如今，华天科技的仿真团队正以数据为纽带，面向全球市场提供涵盖设计验证、工艺优化到量产支持的全流程仿真服务，推动封装技术从经验驱动迈向智能驱动的全新阶段。

当前封装力学仿真大多停留在定性分析层面，主要通过参数趋势性研究评估产品力学特性。华天科技仿真团队在翘曲分析方面，系统研究了塑封料CTE、Core材CTE、Core厚度及Soldermask厚度等关键参数的影响规律，建立了完整的定性分析框架（如下图所示）。

不过，这种传统定性方法存在显著局限。一方面，基于理论推演的趋势分析无法提供精确仿真数值指导设计；另一方面，在新产品开发阶段难以提供具体设计参数，在失效分析时也无法确定关键参数的临界阈值（如最大允许应力值）。

而定量仿真分析可明确输出最优材料组合方案、关键尺寸公差范围与失效预警阈值等三大核心指标，为封装设计提供更为精准的数据。因此，行业亟需从定性向定量分析转型，通过构建材料参数数据库、开发多物理场耦合算法，可大幅提升翘曲与应力分析的精度水平。

翘曲与应力定量分析：封装可靠性提升的密码

华天科技仿真团队已率先推动行业向定量分析转型，通过“三步走”策略实现高精度翘曲定量分析。第一步是数据筑基，整合材料参数、结构尺寸等核心数据与实测结果，构建行业领先的仿真数据库；第二步是迭代优化，通过产线数据进行多轮迭代优化；第三步是利用数据库反向校准仿真模型，实现误差精准控制到行业领先水平。

基于该翘曲数据库内的信息，华天科技可为同类型新封装产品提供快速精准的定量仿真服务。通过匹配历史案例数据，可快速查找封装结构设计、基板叠层设计、芯片厚度及产品BOM选型等关键参数的完整解决方案，有效预防设计缺陷引发的翘曲问题，显著提升产品可靠性，为封装设计提供强有力的技术保障。

在半导体封装领域，除了翘曲问题，应力作为材料微观力学特性的重要指标，其精确测量一直是行业难题。由于封装产品在生产过程中各环节的复杂性，传统方法难以实现对产品内部应力的准确监测和评估，这给产品可靠性保障带来了巨大挑战。

针对这一痛点，华天科技仿真团队创新性地建立了应力数据库解决方案。通过收集各类封装产品的仿真应力数据，并与实际产品的宏观力学表现进行匹配验证，团队经过反复优化，成功确定了关键应力失效临界值。这一创新方法有效规避了直接测量应力的难题，从仿真角度为封装可靠性提供了全新的解决方案。

以某17mm x 17mm FCCSP封装产品为例，在工程批阶段出现Bump失效问题后，华天科技通过对比原始结构和优化结构的仿真分析，不仅准确找出了失效原因，更确立了该封装形式的应力失效临界值。这一标准现已成为同类产品设计的可靠依据：当仿真应力值接近临界值时，团队会通过结构优化和材料调整等方案进行改进，从而在设计阶段就有效预防失效风险，确保产品可靠性。这一成功实践充分验证了仿真分析在应力管控方面的实用价值。

针对基板叠层铜Trace、芯片RDL层等复杂结构，华天科技团队进一步开发了高精度建模技术构建专属应力分析模型，逐步建立精细化结构数据库，为3D封装、异构集成等前沿领域复杂封装场景提供更精准的仿真支持。

智能仿真体系：为封装树立“设计即可靠”新标杆

在人工智能与数字化转型浪潮下，华天科技正将仿真体系升级为数据驱动的智能平台，将仿真数据库打造为封装研发及可靠性提升的核心引擎。这一转型不仅将仿真效率大幅提升，更使华天科技成为全球封装可靠性技术的领跑者。其“仿真即竞争力”的模式，正重新定义半导体封装的创新边界。

华天科技仿真团队正全力推进力学仿真定量分析体系的优化升级，深度整合仿真数据与产品实测表现的关联性，持续完善翘曲和应力数据库建设。与此同时，团队正协同公司产品数据管理系统（PDM），实现仿真参数与产品设计数据的智能化匹配，并构建基于设计输入的仿真自动触发流程，从源头确保封装产品的可靠性。生态扩展层面，华天科技将整合材料性能、工艺参数及历史案例等多维度数据资源，结合AI算法构建预测性仿真能力，精准预判失效风险，推动仿真效率提升，为封装可靠性提供从微观分析到宏观决策的全域智能支撑。

如今，力学仿真正从辅助工具演变为半导体封装的核心战略资产。它不仅是破解可靠性难题的“秘密武器”，更是推动封装产业向智能化升级的关键引擎。华天科技将仿真数据库打造为封装研发的核心引擎，通过持续积累多维度数据资源，团队不仅显著提升了仿真分析的效率和准确性，更实现了从设计优化到可靠性验证的全流程赋能。

这一数据驱动的创新模式，正推动华天科技在先进封装领域持续突破，为客户提供兼具前瞻性与高可靠性的解决方案，为行业树立“设计即可靠”的新标杆。未来，随着数字孪生、AI算法的进一步渗透，华天科技将继续通过多维度仿真技术深度赋能半导体生态，助力全球半导体产业高质量发展。

3.vivo启动校园招聘“蓝极星计划” 招募芯片、AI大模型、XR等领域顶尖人才

据新浪科技报道，近日，vivo启动了一项名为“蓝极星计划”的顶尖技术人才校园招聘项目，涉及岗位包括芯片、AI大模型、XR、器件开发、影像等十余项核心技术领域。

该计划总体招募规模在百人左右，其中以影像方向名额最多。

官网信息显示，蓝极星计划是vivo面向全球高校顶尖技术人才发起的招聘专项，是公司最核心的人才战略方案。

在待遇方面，vivo也给出了匹配顶尖学术背景、顶级工作和学习资源配套等条件，提供专属岗位导师和技术专家，并承诺薪酬上不封顶。但蓝极星计划门槛很高，仅向博士生开放。

vivo官方招聘页面显示，今年春招方向有芯片算法工程师（图形图像方向）-博士、深度学习算法工程师（XR方向-空间计算）-博士、图像/视频算法研发工程师（影像方向）-博士、人像摄影AIGC算法工程师（调色大模型）-博士等。

为招募高校顶尖研究人才，多家企业陆续推出相关计划，如字节跳动“Top Seed 人才计划”、腾讯“青云计划”、大疆的“无疆者”大咖招聘计划等。

4.3D-IC竞争白热化！谁将称霸下一代芯片？

英特尔代工、台积电和三星代工正在争相提供完整3D-IC（三维集成电路）的所有基础组件，在未来几年内的某个时候，这些组件共同作用将以最低的功耗实现性能上几个数量级的提升。

虽然业界关注焦点多集中在工艺节点进步上，但成功实现3D-IC应用远比仅仅缩小数字逻辑更为复杂和全面。它需要新材料，以及处理更薄基板并将它们组合在一起的不同方法。这涉及不同的背面供电方案、各种类型的桥接技术、多芯片通信的接口标准，以及新的互连技术和方法。同时，这还需要对EDA（电子设计自动化）工具和方法、数字孪生技术、多物理场仿真进行大幅改进，同时还需对工程团队和流程进行重组，并在从设计到制造的多个阶段引入人工智能（AI）技术。

十多年来，3D-IC一直都在各代工厂的内部发展规划之中，但直到两年前ChatGPT推出，以及随后AI数据中心的建设，真正意义上的全芯片堆叠技术才开始蓬勃发展。从那以后，重点就一直放在大幅提升功耗效率和性能表现上，而实现这一目标的最佳途径是将片上系统（SoC）进行拆分，将大量计算单元并行化，并缩短信号在不同处理单元和存储器之间来回传输时所经过的距离，降低所遇到的电阻和电容。

垂直堆叠的优势

这些目标已广为人知，但要实现这些目标所需的一些技术仍在研发当中。这也就解释了为什么所有的代工厂都宣布计划在未来几年内各自投入约1000亿美元，以实现3D-IC大规模量产。有许多问题亟待解决，而且其中大多数问题都需要预先解决，并在实际芯片制造中得到验证，这样才能确保该技术得以应用。从技术或经济角度来看，仅仅依靠平面缩放所带来的功耗、性能以及面积/成本（PPA/C）方面的优势已远远不够。

台积电业务发展与全球销售高级副总裁张晓强（Kevin Zhang）表示：“晶体管技术和先进封装集成必须齐头并进，才能为客户提供完整的产品级解决方案。3D架构技术组合对我们而言已经变得至关重要。”

有充分的记录表明，在平面SoC中，信号的传输速度要比在某种类型的系统级封装内不同芯片之间的传输速度快。但是，尽管数字晶体管仍在不断缩小尺寸，SRAM（静态随机存取存储器）和线路却并非如此。而且在最先进的制程节点下，将所有组件都集成到单个光罩大小的芯片上，常常会导致良率低下，并且首次流片成功的概率也会大幅降低。

作为回应，系统公司和前沿处理器供应商已开始分解SoC，并将它们转变为由先进封装的Chiplet组成的组件。对于功能单一、面积较小的Chiplet而言，其良率要高于大型SoC，而且每个Chiplet的设计成本也更低。从理论上讲，为了提升性能，可组装到定制化封装中的Chiplet数量是没有限制的。

然而，当数据需要在内存和处理元件之间来回传输时，这些多芯片组件的性能会急剧下降。这就是常说的“内存墙”问题，它与距离以及信号在线路上的传输速度有关。高带宽存储器（HBM）对于三级缓存（L3 cache）来说效果相当不错。由于其通道更宽（HBM4有2048条通道），所以它比标准DRAM快得多，这有助于降低电阻和电容。但SRAM的速度仍然更快，因此它是一级缓存（L1 cache）和二级缓存（L2 cache）的首选内存。SRAM通常由六个晶体管构成，与使用一个晶体管和一个电容的DRAM相比，这极大地提高了访问速度。DRAM中的电容是为了解决电荷泄漏问题，因为当DRAM发热时，有时会自发出现电荷泄漏的情况。

混合方案会有所帮助，堆叠更多层的HBM也是如此。三星、SK海力士和美光科技是仅有的三家生产HBM的公司。三星已以此为跳板，开始针对特定的工作负载研发定制HBM。但最理想的解决方案是同时使用更多的HBM和SRAM，而且代工厂的最新发展规划显示，不同类型的内存以复杂的组合形式存在，且互连间距非常小，以便于数据传输。

英特尔最新的架构显示，Intel 14A（1.4nm）制程的逻辑层直接堆叠在SRAM层的上方。

图1：英特尔的3D-IC概念图，14A制程的Chiplet封装在SRAM上方，利用嵌入式多芯片互连桥（EMIB）技术将其与输入/输出（I/O）连接起来，并且周围环绕着用于三级缓存（L3 cache）的HBM。资料来源：英特尔

英特尔代工高级副总裁兼总经理Kevin O’Buckley表示：“每个人都在谈论‘内存墙’问题。随着我们不断增加内核数量，并将计算性能推向更高水平，首要任务就是满足数据处理的需求。3D就是一个例子，我们可以利用芯片面积的很大一部分来放置SRAM，而无需牺牲那些仍然需要用于计算的芯片面积。”

不过，这种方法需要一种截然不同的芯片组装方式。逻辑层对逻辑层的堆叠方式也是如此，这种方式已经规划多年，但由于散热问题在很大程度上被搁置。其目标是通过增加另一层处理元件和内存，使晶体管密度翻倍，并让它们像一个单一系统那样运行。

台积电的张晓强表示：“我们从面对背的集成方式入手，将两个芯片组合在一起。我们也在开发面对面的集成方式，让客户能够最大限度地提高两个芯片之间的互连密度。当我们将芯片堆叠在一起时，如果你关注一下超级键合间距，它会从9微米持续缩小到6微米，甚至一直缩小到5微米及以下。这种集成方式将包括面对背和面对面两种，以满足不同的应用需求。”

图2：台积电的3D-IC发展规划图，展示了不同的集成策略。资料来源：台积电

在2024年春天的一次演讲中，三星代工业务发展副总裁Taejoong Song展示了一份发展规划图，其特点是将逻辑层对逻辑层堆叠在一个衬底上，把一个2nm（SF2）制程的芯片堆叠在一个4nm（SF4X）制程的芯片上，这两个芯片又都堆叠在另一个衬底上。这基本上就是在一个2.5D封装上的3D-IC，有时也被称为3.5D。Taejoong Song表示，从2027年开始，该代工厂将开始把一个SF1.4（1.4nm）制程的芯片堆叠在SF2P（2nm）制程的芯片上。

图3：三星的3D-IC发展规划图。资料来源：三星

垂直堆叠的局限

无论采用何种布局，散热仍然是最大的挑战，这也是3D-IC发展如此缓慢最常被提及的原因。从那以后情况已经发生很大变化，而且处于技术前沿的芯片制造商对性能和功耗的要求，需要各方齐心协力来解决这一散热问题。

虽然这项技术的具体交付日期仍不明确，但目前三大代工厂都在其发展规划中突出展示了3D-IC。至少部分解决方案可能是将最新制程节点研发的逻辑电路与N-1或N-2制程的逻辑电路相结合。但目标是实现更紧密的集成，使其作为一个系统运行，并通过高速接口与从平面SoC中剥离出来的其他关键组件相连。

在过去几年里，已经出现多种散热问题的解决方案，但并非所有方案都已准备好投入大规模生产。其中包括：

热通孔：硅通孔可用于将热量直接从处理元件引导至封装外部的散热器。这里的挑战在于确定这些微型“烟囱”的数量以及设置位置，因为不同的工作负载会产生独特的热梯度。

蒸汽冷却：这种方法的原理类似于蒸发式（又名沼泽）冷却器。当气体经过湿垫时，会吸收液体，然后蒸发，将部分热量散发到外部散热器。最初使用这种方法的实验失败了，因为目标设备是经常被移动和摇晃的手机。但在数据中心，服务器机架在使用时是固定不动的，使得这种方法更可行，而且成本相对较低。

微流控：这个概念可以追溯到20世纪80年代，当时大型主机需要用水进行冷却（如今对于某些系统来说，水冷再次成为可选项，不过不一定是用水）。这使得系统升级变得困难，而且和所有的管道系统一样，有时还会出现漏水的情况。当安装了风冷式小型计算机以及装满个人电脑服务器刀片的机架后，许多客户认为这是一个巨大的优势。但随着晶体管密度的提高以及工作负载的加重，通过微小通道输送液体的技术再次成为了积极研究的方向。

热界面材料：这些材料有垫片、膏状以及固体等形式，最近还出现了碳纳米管。它们在导热方面很有效，但价格昂贵，而且长期使用效果如何还缺乏足够的测试。行业内仍在努力确定使用哪些材料是最佳选择，以及以何种组合使用，届时规模经济效应或许会发挥作用。

沉浸式冷却：虽然这听起来有悖常理，但电子元件可以浸入惰性液体中而不会导致短路。这里面临的挑战在于液体的可重复使用性、可持续性以及成本问题。

为数据而设计

在多芯片组件中增加晶体管的数量也会加剧布线拥塞问题。先进的布局和布线工具已经能够实现大部分布线工作的自动化，但它们无法解决为所有晶体管供电的问题，而这对于维持性能至关重要。这就是为什么三大主要代工厂要么已经开发出、要么正在开发背面供电（BPD）技术的原因：

英特尔的PowerVia BPD将在今年的Intel 18A（1.8nm）制程节点中，与RibbonFET纳米片晶体管一同推出；

台积电将从2026年下半年开始，在A16（1.6nm）制程节点引入Super Power Rail BPD；

三星则计划在2027年，在2nm制程节点上推出SF2Z BPD技术。

将电源传输网络移到芯片外部，缩短了电力传输所需的距离，也使得信号在芯片的各个金属层间的传输更加简单。因此，如今布线无需再采用复杂的方式，尤其是在那些布满硅通孔并通过混合键合技术连接的芯片之间，布线可以变得更加直接。

Cadence高级产品总监Mick Posner表示：“能够在芯片之间安装成千上万个硅通孔，这很棒。但每个硅通孔每比特都需要0.003皮焦耳的能量，这个数值虽然很小。然而，当你把它们都集中在1平方毫米的区域内时，能量消耗就会积少成多。你需要进行热点分析，管理功耗以及计算密集型芯片的其他任务将是一个挑战。功率密度本来就会很高，而且我们已经看到，热膨胀会使芯片堆叠破裂。存在着许多挑战。但这也有提升性能的潜力。因为芯片的横向尺寸扩展是有限度的，所以现在就得往纵向发展。那么，为什么不打造一座‘芯片摩天大楼’呢？”

这就是大致的思路。然而，要充分发挥芯片堆叠的优势，这些芯片层需要更薄，以缩短信号传输的距离。此外，并非所有的芯片层都需要堆叠。例如，HBM可以设计为环绕3D-IC逻辑堆栈，并与I/O和其他内存进行高速连接。

为了真正加快速度，其中一些连接可能会采用光接口和共封装光学器件。所有主要的代工厂都将共封装光学器件纳入其发展规划，因为光能够以极快的速度传输数据，同时功耗和热量积聚更低。

图4：台积电计划将共封装光学器件与其3D-IC模型相结合。资料来源：台积电

图5：英特尔的光学器件发展规划图。资料来源：英特尔

英特尔代工业务首席技术和运营官兼总经理Naga Chandrasekaran在最近的一次演讲中表示：“光互连相比传统的电气I/O技术具有显著优势。在提高布线密度方面，它在带宽、延迟和能效方面都有优势。当我们能够将光互连提升到芯片间互连的水平，并结合英特尔先进的封装能力时，该解决方案将在我们扩展和扩展基于AI的解决方案方面带来显著优势。它将提供更密集、更先进的互连能力。此外，在计算领域，通过采用共封装光学解决方案，我们可以实现更低的延迟和更高的吞吐量。”

与3D-IC中的大多数问题一样，这比听起来更难。一方面，光不会转弯，所以波导不能有任何直角。它们还需要表面光滑，因为任何粗糙度都会产生与电互连中线边缘粗糙度相同的效果。除此之外，光会受到热的影响，在不可预测的工作负载下，可能会导致光的偏移超出预期。

英特尔的Kevin O’Buckley表示：“如今计算系统的实际情况是，它并不局限于一块电路板上。在大多数情况下，甚至也不局限于一个机架内。如果你看看当今世界上一些最大的系统公司正在做的事情，比如超大规模计算公司或英伟达正在开发的AI系统，就会发现，在提升性能指标方面，连接性和计算能力同样重要，它们能够扩展性能指标。铜长期以来一直是我们行业的支柱，而光纤则用于连接不同的城镇。现在，光纤技术允许太比特级的带宽在机架之间一致地传输，这一点至关重要。过去，这种连接通常发生在交换机层面。但由于这些系统对连贯性和延迟的要求，我们现在讨论的是将光纤直接连接到计算集群，而无需经过交换机。毫无疑问，这就是行业的发展方向。”

至少部分解决这个问题的方法是合理地放置光学组件。Kevin O’Buckley说：“这在很大程度上取决于激光源的位置。目前光学领域的一些创新在于，像多路复用（MUXing）这类元件往往对温度不是特别敏感。你可以把它们放置在离计算设备很近的地方。然后对于激光源和一些传感设备，你可以把它们放置得稍远一些。以这种方式处理一些光学组件，可以让你将激光源分离出来，这也是一些公司正在选择的做法。”

台积电的张晓强表示，光子技术也可用于降低芯片的热量。“在不久的将来，我们会看到客户使用集成硅光子技术将信号引出，以实现芯片间的连接。我们都知道，在信号传输方面，光子远比电子高效。电子在计算方面表现出色，但就信号传输而言，光子更具优势。”

张晓强还说，另一个关键选择是集成稳压器，它将进一步提高能源效率。“这一点非常重要，因为客户或者未来的AI产品需要将多个逻辑电路和多个HBM集成在一起。这些电路都会消耗电力。看看如今先进的AI加速器，其功耗轻松就能达到1000瓦。未来，功耗可能会达到几千瓦。要将电源引入这样的封装中是非常困难的，所以通过使用集成稳压器，由于凸点的数量有限，你可以降低对电流的需求。你不能无限制地输入那么大的电流。”这反过来又降低了封装内的整体热量。

制程微缩

这可能看起来有不合常理，但要最大限度地发挥3D-IC的性能优势，需要持续推进制程微缩。原因与其说是为了提升晶体管的性能——尽管芯片制造商肯定可以充分利用这一点——不如说是为了动态功率密度。更小的晶体管能效更高，这有助于在大型数据中心中减少热量产生并降低能源成本。此外，从鳍式场效应晶体管（FinFET）向环栅场效应晶体管（GAA FET）的转变减少了静态漏电，而静态漏电也会产生热量，且这些热量可能会积聚在封装内。

以台积电即将推出的A14制程节点为例，这是该代工厂在2nm制程之后的下一个完整制程节点。张晓强表示：“与上一代制程相比，A14制程的微缩带来的优势非常显著。它的速度提升高达15%，功耗降低30%，逻辑密度提高到原来的1.23倍。整体芯片密度至少是原来的1.2倍，所以这是一项非常非常重要的技术。这项技术还采用了NanoFlex Pro技术。这实际上是设计与技术协同优化的成果，使设计师能够以非常灵活的方式设计产品，从而实现最佳的功耗和性能优势。这项技术将于2028年投入生产。”

张晓强指出，该制程节点的第一个版本将不包括背面供电，这项技术要到2029年推出的第二个A14版本时才会添加。

图6：台积电的制程发展规划图。资料来源：台积电

英特尔的RibbonFET是该代工厂对GAA FET的命名，其中“Ribbon”部分还包含了一些可定制的选项。

图7：英特尔的工艺发展规划图。来源：英特尔

与此同时，三星在2nm节点引入了其GAA技术。

图8：三星的工艺发展规划图。来源：三星

当然，在微缩尺寸方面仍然存在一些常见问题。更薄的电介质可能会更快地失效，从而导致串扰和其他潜在的信号干扰。对于3D-IC堆叠中更薄的芯片来说也是如此，较薄的芯片会丧失较厚衬底所具有的绝缘性能，并且会加速时间相关介质击穿（TDDB）现象的发生。这类问题将对行业设计和组装这些设备的方式产生重大影响，会使布线变得更加复杂，并且需要进行更多的仿真、模拟、验证和调试工作。

新思科技（Synopsys）总裁兼CEO Sassine Ghazi在最近的一次演讲中指出：“3D-IC是将晶体管数量扩展到数千亿乃至数万亿的唯一途径。但当你开始向如此复杂的程度迈进时，要实现性能或功耗目标，唯一的方法就是在互连层面提高效率，并对多芯片系统进行高效架构设计。这些芯片可能来自不同的工艺技术，甚至不同的代工厂。你必须对架构进行验证和确认，才能实现这种先进的封装。”

未来的应用领域

3D-IC的初始应用将在AI数据中心内，但一旦工艺完善、问题得到解决，这种方法将能够更广泛地应用，同时可以采用更具针对性的组件组合方式。是否所有东西都需要完整的3D-IC，还是仅其中一些核心技术组件需要，目前仍有待确定。尽管如此，在堆叠芯片中所解决的技术问题将具有广泛的应用前景。

台积电的张晓强表示：“我们认为移动领域有很大的创新空间。我们认为，增强现实（AR）眼镜是一个能让我们拓展业务的未来机遇。这些眼镜是透明的，外形小巧，而且可以让人全天佩戴。为了能让电池续航一整天，同时具备所有的计算能力，你确实需要先进的芯片。你需要大量的传感设备，还需要具备连接功能，所以芯片的使用量会很大。”

他说，对于人形机器人来说也是如此。“汽车行业想要实现自动驾驶。你可以把汽车仅仅看作是制造机器人的第一步。汽车是一种简单的机器人，它只是把你从A地载到B地。但在未来，如果你真的希望一个机器人能与人类互动，帮你完成日常琐事，并处理很多人类不想做的事情，你就需要制造这些所谓的人形机器人。如果你深入了解这些机器人的内部构造，就会发现大量的芯片。首先，机器人需要具备智能，要有出色的AI能力，这就需要先进的芯片来为其具身智能提供支持。同时，机器人还需要有良好的传感能力和出色的功率输出。此外，还需要大量的集成控制器，以便在不同的条件下发挥功能。”

图9：人形机器人的芯片需求。来源：台积电

结论

不同的代工厂在开发3D-IC所需的所有必要组件方面处于不同的阶段。没有哪家代工厂能够一次性解决所有这些问题，如今芯片行业在一定程度上也更具包容性。由于供应链中持续存在地缘政治方面的干扰因素，芯片制造商们正在寻找多个供货来源和多种技术选择。

西门子EDA CEO Mike Ellow表示：“我们同时面临着机遇与挑战并存的两难困境。我们如何才能引导初入职场的工程师和职业工程师，让他们能够完成必须交付的众多新设计，并拥有所需的芯片？全球都依赖于一个有韧性、强大且分散的先进节点芯片供应链。除此之外，我们还需要一套融入AI的技术，将更广泛的生态系统连接起来，以便能够创建所有的设计内容。”

5.小米十年造芯路迎里程碑之作！雷军官宣手机SoC芯片玄戒O1，或采用4nm工艺

5月15日晚上，小米CEO雷军在微博上宣布重大消息，小米自主研发设计的手机SoC芯片，名字叫玄戒O1，即将在5月下旬发布。

目前行业普遍预测玄戒O1将采用4nm工艺，性能对标苹果A16。当前国内7nm以内先进制程芯片产品主要集中在车规芯片、手机配套小芯片等领域。玄戒O1的发布意味着内地手机系统级芯片实现了5nm以内工艺设计的突破。

此前爆料称，小米自研芯片玄戒团队规模达千人，成立独立公司运作。

2023年10月，小米第二家玄戒芯片公司成立，注册资本达30亿元。经营范围包含：集成电路芯片设计及服务；集成电路芯片及产品销售；集成电路设计等。

北京玄戒技术有限公司是小米旗下的第二家“玄戒技术”。早在2021年12月，上海玄戒技术有限公司成立，注册资本 15亿人民币，法定代表人也是曾学忠。

资料显示，上海玄戒技术有限公司的经营范围包括：半导体科技领域内的技术服务；信息系统集成服务；集成电路芯片设计及服务；集成电路芯片及产品销售；集成电路设计等。由X-Ring Limited全资控股。

小米十年造芯路迎里程碑之作

玄戒O1的发布，标志着小米十年造芯之旅迎来里程碑之作，也成为小米成立十五周年的献礼之作。

2014年10月，小米成立全资子公司北京松果电子，正式开启手机芯片研发之路。

在历时三年，投入10亿人民币后，2017年2月，小米发布了首款自研SoC芯片澎湃S1，在小米5C上首发，成为继苹果、三星、华为之后，第四家拥有手机SoC芯片设计能力的手机厂商。

由于工艺制程、基带能力等因素，澎湃S1这颗28nm的中端芯片产品更多有试水意义，发布后市场反响有限，也并未推出后续迭代产品，小米自研手机SoC按下暂停键。雷军在后来接受媒体采访时也承认当时低估了造芯的难度。

2020年8月9日，雷军在小米成立十周年纪念日前夕回答米粉关于澎湃芯片进展提问时，回应称“造芯计划还在持续”。

此后，小米调整造芯战略，重组松果电子，组建成立南京大鱼半导体，专注AI和IoT芯片。2021年和2023年，小米相继成立上海玄戒和北京玄戒，转向ISP自研影像和电源管理等轻量化芯片研发，此后陆续推出自研ISP影像芯片澎湃C1、充电管理芯片澎湃P1、电池管理芯片澎湃G1等，强化在影像、快充等领域实现差异化优势，同时持续积累在手机SoC方面的研发经验。

2023年，小米集团总裁卢伟冰在财报电话会上表示，小米自研芯片的决心不会动摇。要充分意识芯片研发是一个长期且复杂的过程，需要尊重行业的发展规律，并做好持久战的准备。

2024年财报显示，小米研发投入241亿元，同比增长25.9%。2025年小米研发投入将突破300亿元，五年（2022年—2026年）研发总投入将超1000亿元。今年2月，雷军曾在小米15 Ultra发布会上透露，AI算法、芯片及终端应用是重点研发方向。

对于小米玄戒O1，在一年前甚至更早业界便开始有所传闻，但目前官方公开的信息十分有限。

从目前的一些行业传闻看，在工艺制程方面，“3nn、4nm、5nm”都有涉及，但均指向先进工艺制程，这表明小米在高性能芯片领域实现了技术突破，也与传闻中的数千人芯片团队规模对应，并与小米挺进高端的产品战略一致。

考虑到高端芯片设计的复杂度，5G技术门槛、自研基带难度较大等因素，目前的分析看，玄戒O1大概率会采用“Arm公版架构AP+外挂5G基带”SoC形式。Arm近年推出的X925超大核架构，显著提升了性能表现，并伴随联发科天玑9000系列在旗舰手机SoC市场成功。同时，Arm也在持续深化同芯片、手机厂商的合作。行业看来，Arm的这种“交钥匙”的AP方案，能够降低手机厂商构建AP的进入门槛。此外，联发科CEO蔡力行在2024年1月的财报会上便曾所表示，“在基带方面正在与包括小米、OPPO等自研AP的厂商合作”。

在具体性能方面，目前并未有太多消息，但考虑到小米作为手机厂商在整机端用户体验、核心外围芯片以及软硬件结合方面的积累和优势，玄戒O1在性能、功耗、影像、游戏等方面的能力表现将非常值得期待。

在首发产品方面，曾有芯片行业人士从初代旗舰产品试水角度考虑，预计过一种小批量的出货模式，比如“随小米汽车搭售”等，但从目前社交媒体的传闻看，即将在5月下旬发布的小米15s Pro有望首发玄戒O1，如果成真，这意味着小米的这颗芯片，已经具备了在旗舰产品上规模发布的能力，也可以看做小米在这颗芯片上的信心和底气。

上述悬念，都将在5月下旬伴随玄戒O1的发布正式揭晓。

行业看来，十年造芯之旅，小米经历了从激进试错到务实转型的战略调整，早期SoC受挫后，通过专用芯片积累经验，通过投资和研发投入重返SoC赛道。在这一过程中，小米手机业务也实现了向高端挺进。伴随着玄戒O1的落地，小米成为近年来国产手机厂商造芯的率先突围者，其构建起“自研主芯片+核心外围芯片”的整合能力，在未来的高端市场竞争中也尤为重要，在对标苹果、三星等巨头的同时，也将显著增强小米手机产品的差异化优势和核心竞争力。

6.阿联酋与特朗普签署协议，将建设美国境外最大AI园区

阿联酋与美国签署了一项协议，将建设美国境外最大的人工智能（AI）园区。此前，由于美国方面担心中国可能获取该技术，此类协议曾受到限制。

两国并未透露英伟达或其他公司的哪些AI芯片可能被纳入阿联酋数据中心，但消息人士称，这笔交易将使阿联酋能够更多地使用先进AI芯片。

这项梦寐以求的长期协议于周四特朗普访问阿布扎比期间敲定，对阿联酋来说是重大胜利，阿联酋一直在努力平衡与美国和中国的关系。这反映了特朗普政府对芯片可以安全管理的信心，部分原因是要求数据中心由美国公司管理。

阿联酋是主要的石油生产国，一直在投入数十亿美元，努力成为全球AI参与者。但在前总统乔·拜登政府期间，阿联酋被限制了获取美国芯片的机会。

白宫表示，这项AI协议“包括阿联酋承诺投资、建设或资助至少与阿联酋规模和性能相当的美国数据中心”。

“该协议还包含阿联酋的历史性承诺，即进一步使其国家安全法规与美国保持一致，包括强有力的保护措施，以防止源自美国的技术被转移。”

据报道，两国已敲定一项技术框架协议，该协议要求双方对技术安全做出承诺。

消息人士称，从2025年开始，阿联酋每年可能被允许进口50万块英伟达最先进的AI芯片。美国商务部表示，周四宣布的协议核心是在阿布扎比建设10平方英里（25.9平方公里）的AI园区，为AI数据中心提供5千兆瓦的电力容量。

“这比我们迄今为止看到的所有其他重大AI基础设施公告都要大，”兰德公司分析师Lennart Heim在X上表示。他计算出，这足以支持250万块英伟达顶级B200芯片。

该园区将由阿布扎比政府支持的G42公司建造，但美国商务部长霍华德·卢特尼克在一份新闻稿中表示，“美国公司将运营数据中心，并在整个地区提供由美国管理的云服务。”

美国的情况说明书还描述了芯片公司高通正在建设一个与AI相关的工程中心，以及亚马逊网络服务（AWS）将与当地合作伙伴在网络安全和促进云计算应用方面开展合作。

缓和关系

多年来，美国一直奉行保护主义政策，以限制中国获取先进半导体，包括确保芯片不会通过第三方进入该国。

在特朗普执政期间，监管正在放松，其AI主管David Sacks表示，拜登政府的出口管制“从未旨在俘获朋友、盟友和战略伙伴”。

授予阿联酋更多使用英伟达等公司生产的最先进芯片的渠道，标志着一个重大转变。

“这一转变使（阿联酋）能够深化与美国的技术伙伴关系，同时仍然保持与中国的贸易关系，”中东研究所高级研究员Mohammed Soliman表示。

“这意味着其重新调整技术战略，使其在最重要的领域（计算、云计算和芯片供应链）与美国的标准和协议保持一致。”他表示。

G42和MGX是阿联酋政府选定的推动AI投资的机构，它们也投资了OpenAI和埃隆·马斯克的xAI等美国公司，而微软去年同意向G42投资15亿美元。

7.1.8nm工艺成关键：英特尔力争在芯片代工领域超越三星，台积电或将助其一臂之力

从2024年12月CEO帕特·基辛格突然离职，到裁员数万人以及不断变化的美国关税政策，英特尔经历了动荡的几个月。

但这家美国芯片巨头仍然希望到2030年成为全球第二大芯片代工公司。这意味着英特尔要击败第二大芯片代工商三星电子，并在台积电不断巩固其领先地位的情况下，为自己开辟出一片市场。

在今年4月举行的英特尔年度Direct Connect大会上，新任CEO陈立武表示，他“致力于让英特尔的芯片代工业务取得成功”。

这与基辛格在其IDM 2.0计划中做出的承诺类似，该计划最终导致英特尔资产负债表惨淡，生产设施大量未完工，其代工业务也陷入十字路口。

“这或许是科技行业历史上最艰难的扭亏为盈案例之一，”穆迪评级高级副总裁Raj Joshi表示。

尽管前路坎坷，但英特尔代工服务（IFS）总经理Kevin O'Buckley表示，公司决心实现其2030年的目标。

Kevin O'Buckley在Direct Connect大会上表示，英特尔在1.8nm技术（即Intel 18A）方面“落后”。“我坦率地承认，我们没有完成18A的所有计划，”他补充道，不过，Intel 18A工艺目前有望在2025年下半年实现量产，英特尔很快将拥有与台积电和三星竞争的技术领先地位。

台积电、三星和英特尔均已宣布计划在未来几年开始生产1.4nm尖端芯片。台积电今年4月表示，计划在2028年实现这一目标。

与此同时，英特尔代工表示其1.4nm技术将于2027年“问世”，但并未具体说明量产日期。据该公司称，已向主要客户分发Intel 14A工艺设计套件的早期版本，其中一些客户表示有兴趣在新工艺节点上构建测试芯片。

“与台积电相比，我们的14A技术在功耗、性能和成本方面绝对具有竞争力，”Kevin O'Buckley说道。

三星曾表示将于2027年实现其1.4nm工艺的量产，但媒体报道称，这家韩国巨头可能在最先进的芯片制造技术上遇到问题，这可能会导致下一代工艺节点的延迟，并为英特尔的追赶留下空间。

与英特尔一样，三星仍在竞相缩小与台积电在2nm工艺节点上的差距。台积电利用其在2nm工艺上的优势，获得了领先的AI芯片公司英伟达和苹果的订单，从而巩固了其在晶圆代工市场的主导地位。

根据Counterpoint Research数据，2024年，台积电晶圆代工市场份额上升至67%，而三星的份额下降至11%。而英特尔代工IFS的份额则不到5%。

尽管英特尔与“两大巨头”之间的差距看似巨大，但标普全球评级技术董事总经理David Tsui表示，如果这家美国公司能够确立自己作为先进芯片制造“第二来源”的地位，它就有可能赶上三星。他表示，如果能够做到这一点，“你的市场份额就会突然达到10%甚至20%。”他补充道：“从他们目前的水平上升到三星的水平，并非遥不可及。”

Counterpoint半导体分析师Brady Wang表示，英特尔能否在2030年超越三星，取决于Intel 18A工艺。

“如果Intel 18A工艺在2025年下半年实现稳定的良率和质量，它将缩小与台积电的差距，尽管在良率和产能方面仍然落后，”Brady Wang表示。“相比之下，三星在其2nm节点上仍在努力应对良率和质量问题。”

除了期待已久的Intel 18A芯片之外，还有两个因素将在英特尔的转型中发挥关键作用：台积电和AI需求。

台积电表示，其AI芯片产能在2025年将继续受到限制，尤其是在其旗舰先进芯片封装技术CoWoS方面。

“至少目前，英特尔正在接手台积电不想要的东西，”David Tsui说道。

在Direct Connect大会上，英特尔高管多次提到，公司愿意与台积电等其他代工厂合作，以满足客户日益增长的AI芯片需求。

“台积电、三星和英特尔代工厂都需要我们的客户取得成功，”Kevin O'Buckley表示，并补充说，这三家公司之间存在“竞争和合作”。

英特尔在此次活动中展示了四种代工业务模式，其中一种模式允许客户只选择英特尔进行封装工艺——测试和组装由其他代工厂完成。

英特尔代工服务执行副总裁Navid Shahriari表示，EMIB-T等先进封装技术是其代工服务的一个差异化优势，尤其具有吸引力，因为它可以迎合将越来越多的高带宽存储器（HBM）芯片集成到AI芯片中的趋势。

“Intel 18A的成功也将推动英特尔先进封装业务的增长，这是3nm以下工艺的关键推动因素，”Counterpoint 的Brady Wang表示。

然而，先进封装服务尚未成为英特尔IFS的稳定收入来源，该公司的大部分销售额仍然依赖于英特尔内部芯片的生产。

英特尔高管表示，到2028年，外部客户将成为英特尔IFS的主要收入来源。